VHDL语言是一种非常流行的硬件描述语言。而FPGA设计已成为电子设计的主要手段。随着集成电路产业及其通信产业在我国的迅速发展，学习VHDL语言和FPGA设计是大中专在校生和工程技术人员的迫切需求。本书根据这个需求，在做到既有理论又有实践的基础上，从FPGA设计的角度出发，剖析了VHDL语言的特点以及它们的正确使用方法，将初学者在运用VHDL语言进行FPGA设计中会遇到的疑惑，一一点拨清楚。并结合作者的多年FPGA设计经验，讲述了许多EDA设计思想，并贯穿在全书始终。

第一章 设计的基本概念

第二章 架构

第三章 数据类型

第四章 运算符

第五章 组合逻辑电路

第六章 时序逻辑电路

第七章 函数与过程

第八章 属性与配置

第九章 层次式设计

第十章 功能仿真

第十一章 合成

第十二章 布局布线

第十三章 时序仿真

第十四章 状态机设计

第十五章 并行处理

第一章 设计的基本概念

如果你是一个FPGA或ASIC的设计者，当你拿到设计任务时可能要思考一番，考虑如何将你的设计划分成较小的、功能较接近的方块。在当今的一个热门话题——System On a Chip（SOC）中，一个系统里也许会用到许多不需要设计者自己动手设计的部分，例如micropcessor的core和许多现成的IP等。但如果衡量的是系统所运作的时钟（clock）是多快？你设计最大的限制在哪里？因为这些因素都会影响你的设计。当所有你要的数据都齐全后，才能正确地将整个设计划分为适当的功能块。

由于是将大的设计划分成小的设计，因此这应该算是top-down design。当划分完后开始coding的工作，此时这是由一个个下层的方块开始，将一个个方块都coding完毕，再做完function simulation后，将一个个方块再结合成完整的设计，这就是bottom-up design。

……